PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-032365

(43) Date of publication of application: 28.01,2000 5/455

(51)Int.CI.

14.07.1998

HO4N 5/44 HO4N 7/20

(21)Application number: 10-198484

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

HO4N

(72)Inventor: SAWAMURA HIROYUKI KAWASHIMA ICHIRO

YAMADA YUTAKA


(54) ERROR RATE DETECTING CIRCUIT AND RECEPTION TERMINAL EQUIPMENT

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To detect and measure the bit error of a transmission error caused by a transmission line during the operation of digital broadcasting and digital data transmission.

SOLUTION: This equipment is provided with an error correcting circuit 1 for performing the error correction of a digital stream signal, corrected bit number detecting and holding circuit 2 for detecting and holding the number of corrected bits, reference bit number table circuit 3 for holding the reference number of bits to be calculated at every unit time, division circuit 4 for dividing the number of corrected bits with the reference number of bits, and output circuit 5 for outputting the divided result of the division circuit 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of r jection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-32365 (P2000-32365A)

(43)公開日 平成12年1月28日(2000.1.28)

| (51) Int.CL' | 酸別記号 | ° I | | テーマコート*(参考) |
|-------------------------------|------|-----------------------------|---|------------------------|
| H 0 4 N 5/455 5/44 7/20 | н | 0 4 N 5/455 5/44 7/20 | z | 5 C O 2 5 5 C O 6 4 |

審査請求 未請求 請求項の数4 OL (全 6 頁)

| (21)出廣番号 | 特顏平10-198484 | (71)出願人 000005821 |
|----------|-----------------------|-----------------------|
| | | 松下電器産業株式会社 |
| (22)出題日 | 平成10年7月14日(1998.7.14) | 大阪府門真市大字門真1006番地 |
| | | (72) 発明者 澤村 博之 |
| | | 大阪府門真市大字門真1006番地 松下電器 |
| • | | 産業株式会社内 |
| | | (72)発明者 川島 一郎 |
| | | 大阪府門真市大字門真1006番地 松下氣器 |
| | | 産業株式会社内 |
| | | (74)代理人 100078204 |
| | • | |
| | | 弁理士 掩本 智之 (外1名) |


最終頁に続く

(54)【発明の名称】 エラーレイト検出回路と受信端末装置

(57)【要約】

【課題】 デジタル放送、デジタルデータ伝送の運用中、伝送路により生じる伝送エラーのピットエラーを検出し、測定する。

【解決手段】 デジタルストリーム信号をエラー訂正するエラー訂正回路1と、訂正ピット数を検出し保持する訂正ピット数検出保持回路2と、単位時間に算出される基準ピット数を保持しておく基準ピット数テーブル回路3と、前記訂正ピット数を基準ピット数で除算する除算回路4と、除算回路4での除算結果を出力する出力回路5とを備えた構成。



【特許請求の範囲】

【請求項1】 デジタルストリーム信号をエラー訂正す るエラー訂正回路と、エラー訂正後の訂正ピット数を検 出し、訂正ピット数を加算し保持する訂正ピット数検出 保持回路と、伝送ビットレートから単位時間に算出されて る基準ビット数を保持しておく基準ビット数テーブル回 路と、前記訂正ピット数検出保持回路で検出された訂正 ピット数を基準ピット数で除算する除算回路と、除算結 果を出力する出力回路とを有することを特徴とするエラ ーレイト検出回路。

【請求項2】 デジタルストリーム信号をエラー訂正す るエラー訂正回路と、エラー訂正後の訂正ピット数を検 出し、訂正ピット数を加算し保持する訂正ピット数検出 保持回路を有し、伝送ビットレートから単位時間に算出 される基準ビット数と訂正ビット数を基準ビット数で除 算するソフトウェアを保持するマイクロコントローラを 有し、前記ソフトウェアにて除算することを特徴とする エラーレイト検出回路。

【請求項3】 デジタルストリーム信号をデジタル変調 したRF信号を選局し、IF信号に変換し出力する選局 20 チューナと、IF信号をデジタルストリーム信号に復調 するデジタル復調回路と、エラー訂正されたデジタルス トリーム信号をデジタルデータ信号に変換するデジタル データ変換回路(以下AVデータ変換回路と呼ぶ)と、 請求項1記載のエラーレイト検出回路と、エラーレイト を表示する表示回路と、前記選局チューナ、デジタル復 調回路、AVデータ変換回路、表示回路、エラーレイト 検出回路をそれぞれ制御する制御回路とを具備したこと を特徴とする受信端末装置。

【請求項4】 デジタルストリーム信号をデジタル変調 30 したRF信号を選局し、IF信号に変換し出力する選局 チューナと、IF信号をデジタルストリーム信号に復調 するデジタル復調回路と、エラー訂正されたデジタルス トリーム信号をデジタルデータ信号に変換するAVデー タ変換回路と、請求項2記載のエラーレイト検出回路 と、エラーレイトを表示する表示回路と、前記選局チュ ーナ、デジタル復調回路、AVデータ変換回路、表示回 路、エラーレイト検出回路を請求項2記載のソフトウェ アでそれぞれ制御するマイコン制御回路とを具備したと とを特徴とする受信端末装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、デジタル映像信 号、デジタル音声信号及びパソコン等へデジタルデータ 信号を伝送するエラーレイト検出回路と受信端末装置に 関する。

[0002]

【従来の技術】衛星放送、CATV、地上波において、 デジタル放送、デジタルデータ伝送が開始もしくは開始 されようとしている。とれらデジタル放送、デジタルデ 50 定し、伝送路の状態を把握することができる。

ータ伝送における運用において、衛星放送、地上波放送 等の無線伝送では天候等の原因により、CATVの有線 伝送では幹線増幅器の多段接続等の原因により、伝送路 上でC/Nの劣化が生じる。デジタル信号伝送時のC/ Nの劣化はアナログ信号伝送時の様に復調されたアナロ グ信号のS/N劣化としてではなく、伝送信号そのもの の誤り(エラー)が生じ、結果としてピット誤り(エラ ー)が生じる。そのため、映像信号、音声信号、パソコ ン等へのデータに正しく変換できないため復調そのもの が不可能となる。そとで、伝送路上において生じたビッ トエラーを訂正する方式が種々開発されており、伝送特 性にあったエラー訂正方式が用いられている。通常の運 用中には受信端末装置の有するエラー訂正回路によりエ ラー訂正を施し、映像信号、音声信号、パソコン等への データとして変換され、TVまたはパソコン上で再現す る。従来は、例えば、特開平9-65316号公報に記 載されているように、エラーを検出し訂正する回路のみ を保持するものであった。

[0003]

【発明が解決しようとする課題】デジタル放送、および デジタルデータ伝送は伝送路によるC/N劣化により伝 送エラーのためのビットエラーを起こす。これにより映 像不良、音声不良、データ不良が生じるため運用中では 受信端末装置のエラー訂正回路により常にエラー訂正施 して映像、音声、データに正しく変換していた。エラー 訂正の特性上、特定のビット数以下のエラーであれば完 全に訂正できるが、特定ビット数以上がエラーになると エラー訂正ができなくなる。また、エラー訂正回路のエ ラー訂正中(通常は常時)においては前記のように、特 定ビット数を境に完全にエラー訂正できたか、できない かの検出しか具備していなかったため、伝送路でのC/ N劣化によるビットエラーがどの程度生じているかを把 握するととができなかった。

【0004】本発明は運用中の伝送エラーを検出するた めのエラーレイト検出回路を提供し、エラー訂正中にお いてもビットエラーの状態を観測できるようにするもの である。

[0005]

【課題を解決するための手段】 本発明のエラーレイト検 出回路は、デジタルストリーム信号のエラー訂正をする エラー訂正回路と、エラー訂正後の訂正ピット数を検出 し、訂正ピット数を加算して保持する訂正ピット数検出 保持回路と、伝送ビットレートから単位時間に算出した 基準ビット数を保持しておく基準ビット数テーブル回路 と、訂正ピット数を基準ピット数で除算する除算回路 と、除算結果を出力する出力回路とを備えた構成とし tc.

【0006】上記構成により常にエラー訂正を施してい る運用中に発生する伝送エラーによるビットエラーを測 [0007]

【発明の実施の形態】以下、本発明の請求項1及び請求 項2 に記載されたエラーレイト検出回路について図1、 図2、図5を用いて説明する。図1、図2は本発明の一 実施例におけるエラーレイト検出回路のブロック構成図 を示す。図5はデジタルストリーム信号を利用した処理 動作の説明図を示す。

【0008】図1、図2において、符号1はエラー訂正 回路、2は訂正ピット数検出保持回路、3は基準ピット 数テーブル回路、4は除算回路、5は出力回路、6は伝 10 送ピットレートから単位時間に算出される基準ピット数 のデータ、及び除算するためのソフトウェアを具備した マイクロコントローラである。以上の回路構成から以下 に動作を説明する。

【0009】ベースバンドに復調されたデジタルストリ ーム信号は伝送路において、図5に示す符号15の様 に、各フレームで発生している伝送エラーによるピット エラーをn1、n2、n3の形で任意に含んでおり、と の状態でエラー訂正回路1に入力される。エラー訂正回 したピット数を逐次訂正ピット数検出保持回路2 に渡 す。訂正ピット数検出保持回路2は任意の単位時間を規 定させるための16の時間検出用クロックTの期間に当 たる誤りビット数を加算(n1+n2)し保持する。

【0010】基準ピット数テーブル回路3は伝送ピット レートから事前に算出された任意の単位時間T当たりに 受信するビット数nTを基準ビット数として保持してい る。前記、訂正ピット数検出保持回路2に保持された訂 正ピット総数 (n1+n2) と基準ピット数テーブル回 路3に保持されている基準ビット数n Tは時間検出用ク ロックを基準に除算回路4に入力され、符号19の式に 示すように、訂正ピット総数 (n 1 + n 2) は基準ピッ ト数nTで除算される。

【0011】除算された結果は出力回路5を通してエラ ーレイトを表すエラーレイト信号として出力される。エ ラー訂正回路1に入力されたデジタルストリーム信号は エラー訂正されて出力され、映像、音声、データとして 変換される信号となり出力される。

【0012】また、図2におけるマイクロコントローラ 6では前記、基準ビット数テーブル回路3に保持してい 40 る任意の単位時間当たりの基準ビット数nTと除算回路 4で行う除算計算(19の式)をソフトウェアとして保 持し、訂正ピット数検出保持回路2で検出した訂正ピッ ト総数 (n 1+n2) をマイクロコントローラ6が保持 していた基準ビット数nTによりソフトウェアで除算し 結果をエラーレイト信号として出力するものである。

【0013】次に請求項3及び請求項4に記載された受 信端末装置について図3、図4を用いて説明する。

【0014】図3は本発明の一実施例における受信端末 装置のブロック構成図である。符号7は選局チューナ、

8はデジタル復調回路、9は前記、請求項1に記載され たエラーレイト検出回路、10はAVデータ変換回路、 11は表示回路、12は前記、各回路を制御する制御回 路、13は請求項2に記載されたエラーレイト検出回 路、14は前記、請求項2に記載されたソフトウェアを 保持したマイクロコントローラを含み、前記各回路を制 御するマイコン制御回路である。

【0015】以上の回路構成から以下に動作を説明す る。デジタル変調 (QPSK、QAM等) されたRF信 号は選局チューナ7で選局され I F信号に変換される。 前記選局チューナ7から出力されたIF信号はデジタル 復調回路8に入力されアナログデジタル変換し、デジタ ル復調されてデジタルストリーム信号に復調される。デ ジタル復調回路8によって復調されたデジタルストリー ム信号はエラー検出回路9に入力され、エラー検出回路 に含まれたエラー訂正により伝送路上で生じたビットエ ラーを訂正し、パラレル信号へ変換し出力される。

【0016】AVデータ変換回路10では前記、エラー レイト検出回路9から出力されたパラレル信号を、映像 路1では上記n1、n2、n3のエラーを訂正し、訂正 20 信号、音声信号、パソコン等へのデジタルデータ信号に 変換し出力する。一方、前記エラーレイト検出回路9で は伝送エラーの状態を知らせるエラーレイト信号を生成 し出力する。表示回路11では入力されたエラーレイト 信号を元にエラーレイトを表示するための信号に変換し 出力する。

> 【0017】図4における受信端末装置では、エラーレ イト検出回路13から出力された訂正ピット数はマイコ ン制御回路14に入力され、マイコン制御回路14で保 持されていた基準ビット数にてソフトウェアにより除算 され、その結果をエラーレイト信号として出力する。出 力されたエラーレイト信号は前記、図3の実施例と同様 に表示回路 1 1 によりエラーレイトを表示するための信 号に変換され出力される。

[0018]

【発明の効果】以上のように、本発明によればデジタル 放送、デジタルデータ伝送を提供しているシステムにお ける受信端末装置において、常にエラー訂正を施してい る運用中に発生する伝送エラーによるピットエラーを測 定し、伝送路の状態を把握するととができる。

【図面の簡単な説明】

【図1】本発明の一実施例におけるエラーレイト検出回 路のブロック構成図

【図2】本発明の一実施例におけるエラーレイト検出回 路のブロック構成図

【図3】本発明の一実施例における受信端末装置のブロ ック構成図


【図4】本発明の一実施例における受信端末装置のブロ ック構成図

【図5】図1、図2における処理動作図 【符号の説明】


- 1 エラー訂正回路
- 2 訂正ピット数検出保持回路
- 3 基準ピット数テーブル回路
- 4 除算回路
- 5 出力回路
- 6 マイクロコントローラ
- 7 選局チューナ
- 8 デジタル復調回路
- 9、13 エラーレイト検出回路

- *10 AVデータ変換回路
 - 11 表示回路
 - 12 制御回路
 - 14 マイコン制御回路
 - 15 デジタルストリーミング信号
 - 16 時間検出用クロック
 - 17 単位時間当たりの訂正ピット総数
 - 18 単位時間当たりの基準ピット数
- * 19 除算式


[図1]




[図2]




[図3]



[図4]



[図5]



フロントページの続き

(72)発明者 山田 裕

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C025 AA11 AA25 BA11 BA27 DA01 DA04 5C064 DA02